AM3352BZCZA100
Funktioner
Op til 1 GHz Sitara™ ARM® Cortex®
-A8 32-bit RISC-processor
– NEON™ SIMD Coprocessor
– 32KB L1-instruktion og 32KB datacache med enkeltfejl
Opdagelse
– 256KB L2-cache med fejlretningskode (ECC)
– 176KB On-Chip Boot ROM
– 64KB dedikeret RAM
– Emulering og fejlretning - JTAG
– Afbrydelsescontroller (op til 128 afbrydelsesanmodninger)
On-Chip hukommelse (delt L3 RAM)
– 64KB RAM (OCMC) til generel hukommelse på chip
– Tilgængelig for alle mestre
– Understøtter retention for hurtig opvågning
Eksterne hukommelsesgrænseflader (EMIF)
– mDDR(LPDDR), DDR2, DDR3, DDR3L
Controller
– mDDR: 200 MHz ur (400 MHz datahastighed)
– DDR2: 266 MHz ur (532 MHz datahastighed)
– DDR3: 400 MHz ur (800 MHz datahastighed)
– DDR3L: 400 MHz ur (800 MHz datahastighed)
– 16-bit databus
– 1 GB samlet adresserbar plads
– Understøtter en x16 eller to x8 hukommelsesenhedskonfigurationer
– General-Purpose Memory Controller (GPMC)
– Fleksibel 8-bit og 16-bit asynkron hukommelsesgrænseflade med op til syv chipvalg (NAND, NOR, Muxed-NOR, SRAM)
– Bruger BCH-kode til at understøtte 4-, 8- eller 16-bit ECC
– Bruger Hamming-kode til at understøtte 1-bit ECC
– Error Locator Module (ELM)
– Brugt i forbindelse med GPMC til at lokalisere adresser på datafejl fra syndrompolynomier genereret ved hjælp af en BCH-algoritme
– Understøtter 4-, 8- og 16-bit pr. 512-byte blokfejlplacering baseret på BCH-algoritmer
Programmerbart Real-Time Unit Subsystem og Industrial Communication Subsystem (PRU-ICSS)
– Understøtter protokoller som EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ og mere
– To programmerbare realtidsenheder (PRU'er)
– 32-bit Load/Store RISC-processor, der kan køre ved 200 MHz
– 8KB instruktions-RAM med Single-Error Detection (Paritet)
– 8KB data-RAM med Single-Error Detection (Paritet)
– Enkeltcyklus 32-bit multiplikator med 64-bit akkumulator
– Forbedret GPIO-modul giver ShiftIn/Out-understøttelse og parallel lås på eksternt signal
– 12KB delt RAM med Single-Error Detection (Paritet)
– Tre 120-byte registerbanker tilgængelige for hver PRU
– Interrupt Controller (INTC) til håndtering af systeminputhændelser
– Lokal sammenkoblingsbus til at forbinde interne og eksterne mastere til ressourcerne inde i PRU-ICSS
– Periferiudstyr inde i PRU-ICSS:
– Én UART-port med flowkontrolstifter,
Understøtter op til 12 Mbps
– Et Enhanced Capture (eCAP) modul
– To MII Ethernet-porte, der understøtter industri
Ethernet, såsom EtherCAT
– Én MDIO-port
Strøm-, nulstillings- og urstyringsmodul (PRCM).
– Styrer ind- og udgang af stand-by og dyb dvaletilstand
– Ansvarlig for Sleep Sequencing, Power Domain Switch-Off Sequencing, Wake-Up Sequencing og Power Domain Switch-On Sequencing
– Ure
– Integreret 15- til 35-MHz højfrekvens
Oscillator bruges til at generere et referenceur til forskellige system- og perifere ure
– Understøtter individuelt ur, aktivering og deaktivering
Kontrol for delsystemer og periferiudstyr til
Fremme reduceret strømforbrug
– Fem ADPLL'er til at generere systemure
(MPU-undersystem, DDR-interface, USB og periferiudstyr [MMC og SD, UART, SPI, I2C], L3, L4, Ethernet, GFX [SGX530], LCD-pixelur)
